METHOD AND DEVICE OF DRIVING PLASMA DISPLAY PANEL

Publication number: JP2004144931 (A)

Also published as:

Publication date:

2004-05-20

P4172539 (B2)

Inventor(s):

AWAMOTO KENJI; IWASA SEIICHI; IRIE KATSUYA; SEO

YOSHIHO

Applicant(s):

FUJITSU LTD

Classification:

- international:

G09G3/20; G09G3/28; G09G3/288; G09G3/20; G09G3/28;


(IPC1-7): G09G3/288; G09G3/20; G09G3/28

- European:

Application number: JP20020308739 20021023 **Priority number(s):** JP20020308739 20021023

Abstract of JP 2004144931 (A)

PROBLEM TO BE SOLVED: To improve the emission luminance and the emission efficiency in a display discharge, and reduce the variation of the emission luminance and the emission efficiency due to the variation of a display load.



Data supplied from the **esp@cenet** database — Worldwide

(19) 日本国特許厅(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特**昭2004-144931** (P2004-144931A)

(43) 公開日 平成16年5月20日(2004.5.20)


| (51) Int.C1.7 | | FI | | | | テーマコード(参考) | | | |
|---|-------|------------------------------|--------|------------|---------------------|------------|--------|--|--|
| G09G | 3/288 | GO9G | 3/28 | В | | 5C080 | | | |
| G09G | 3/20 | GO9G | 3/20 | 611A | | | | | |
| G09G | 3/28 | GO9G | 3/20 | 612G | | | | | |
| | | GO9G | 3/20 | 612U | | | | | |
| | | GO9G | 3/20 | 621G | | | | | |
| | | 審査請求 未 | 清清求 | 請求項の数 6 | OL | (全 19 頁) | 最終頁に続く | | |
| (21) 出願番号 | | 特願2002-308739 (P2002-308739) | (71) 出 | 顧人 0000052 | 223 | • • • • | | | |
| (22) 出願日 | | 平成14年10月23日 (2002.10.23) | | | | | | | |
| • | | | | 神奈川 | 泉川崎市 | 市中原区上小田 | 中4丁目1番 | | |
| | | | | 1号 | | | | | |
| | | | (74) 代 | 理人 1000869 | 933 | | | | |
| | | | | 弁理士 | 久保 | 幸雄 | | | |
| | | | (72) 発 | 明者 粟本 | 建司 | | | | |
| | | | | 神奈川 | 泉川崎市 | 市中原区上小田 | 中4丁目1番 | | |
| | | | | 1号 1 | 富士通相 | 朱式会社内 | | | |
| | | | (72) 発 | 明者 岩佐 | 成一 | | | | |
| | | | | 神奈川 | 神奈川県川崎市中原区上小田中4丁目1番 | | | | |
| | | · | | 1号 1 | 富士通 | 朱式会社内 | | | |
| | | | (72) 発 | 明者 入江] | 克哉 | | | | |
| | | | | 神奈川 | 神奈川県川崎市中原区上小田中4丁目1番 | | | | |
| | | | | 1号 1 | 富士通 | 株式会社内 | | | |
| • | | | - | | | 昂 | 段終頁に続く | | |

(54) 【発明の名称】プラズマディスプレイパネルの駆動方法および駆動装置

(57) 【要約】

【課題】表示放電における発光輝度および発光効率を改善し、かつ表示負荷の増減にともなう発光輝度および発光効率の変動を小さくする。

【解決手段】1回の表示放電を生じさせる1パルス分の 駆動過程を、高レベル維持電圧を表示電極対に印加する ことによって表示放電を生じさせる第1段階と、印加電 圧を高レベル維持電圧から低レベル維持電圧へ近づける 第2段階と、表示電極対に低レベル維持電圧を印加する 第3段階とで構成し、第1段階において高レベル維持電 圧を印加するための電源によって電力蓄積素子に電力を 蓄積させ、第2段階において電力蓄積素子および表示電 極対に対する電源からの電力供給を遮断し、かつ電力蓄 積素子から表示電極対へ電力を供給し、第3段階におい て電力蓄積素子から表示電極対への電力供給を遮断する



選択図】 図1

【特許請求の範囲】

【請求項1】

表示電極対に電圧パルス列を印加して表示すべき明るさに応じた回数の表示放電を生じさせるAC型のプラズマディスプレイパネルの駆動方法であって、

1回の表示放電を生じさせる1パルス分の駆動過程が、低レベル維持電圧にそれと同極性のオフセット電圧が重畳した高レベル維持電圧を前記表示電極対に印加することによって表示放電を生じさせる第1段階と、前記表示電極対に対する印加電圧を前記高レベル維持電圧から前記低レベル維持電圧へ近づける第2段階と、前記表示電極対に前記低レベル維持電圧を印加する第3段階とを有しており、

前記第1段階において、前記高レベル維持電圧を印加するための電源によって電力蓄積素子に電力を蓄積させ、

前記第2段階において、前記電力蓄積素子および前記表示電極対に対する前記電源からの電力供給を遮断し、かつ前記電力蓄積素子から前記表示電極対へ電力を供給し、

前記第3段階において、前記電力蓄積素子から前記表示電極対への電力供給を遮断することを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】

前記第2段階の終了時点で、前記表示電極対の電極間容量に残存している電力を、前記低レベル維持電圧を印加するための電源に強制的に放出する

請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】

前記第1段階から第2段階へ移行する時期を、1画面の表示における点灯すべきセルの数に応じて変更する

請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項4】

表示電極対に電圧パルス列を印加して表示すべき明るさに応じた回数の表示放電を生じさせるAC型のプラズマディスプレイパネルの駆動装置であって、

コントローラと、

前記表示電極対に対応した一対のサステイン回路と、

第1および第2の電源とを備え、

前記一対のサステイン回路のそれぞれが、標準パルス発生回路と補助パルス発生回路とを 有しており、

前記標準パルス発生回路は、前記第1の電源を用いて表示電極対に低レベル維持電圧を断続的に印加するためのスイッチ回路であり、

前記補助パルス発生回路は、前記第2の電源を用いて前記低レベル維持電圧にそれと同極性のオフセット電圧が重畳した高レベル維持電圧を前記表示電極対に断続的に印加するためのスイッチ回路であり、

前記補助パルス発生回路は、前記第2の電源と前記標準パルス発生回路とを結ぶ通電路を開閉する第1のスイッチと、前記通電路における前記第1のスイッチと前記標準パルス発生回路との間に挿入された第2のスイッチと、前記第1および第2のスイッチの接続点と接地端子との間に挿入された2端子の電力蓄積素子とを有し、

1回の表示放電を生じさせる1パルス分の駆動過程が、前記高レベル維持電圧を前記表示電極対に印加することによって表示放電を生じさせる第1段階と、前記表示電極対に対する印加電圧を前記高レベル維持電圧から前記低レベル維持電圧へ近づける第2段階と、前記表示電極対に前記低レベル維持電圧を印加する第3段階とを有しており、

前記コントローラは、前記第1段階において片方のサステイン回路の前記第1および第2のスイッチを閉じ、このとき開いている他方のサステイン回路の前記第1および第2のスイッチを開いたままにしておき、前記第2段階において前記第1段階に閉じた前記第2のスイッチを開くスイッチを開き、前記第3段階において前記第1段階に閉じた前記第2のスイッチを開くことを特徴とするプラズマディスプレイパネルの駆動装置。

【請求項5】

10

20

30

40

20

40

50

前記一対のサステイン回路のそれぞれは、前記表示電極対の片方の表示電極と前記第1の電源とを結ぶ通電路を開閉する第3のスイッチを有し、

前記コントローラは、前記第2段階の終了時点において、前記第3段階で開くべき当該第2のスイッチを有した片方のサステイン回路の前記第3のスイッチを閉じる

請求項4記載のプラズマディスプレイパネルの駆動装置。

【請求項6】

前記電力蓄積素子はコンデンサであり、その容量値はプラズマディスプレイパネルの画面全体の表示電極間の容量値の1/2から2倍の範囲内の値である

請求項4記載のプラズマディスプレイパネルの駆動装置。

【発明の詳細な説明】

$[0 \ 0 \ 0 \ 1]$

【発明の属する技術分野】

本発明は、プラズマディスプレイパネル(Plasma Display Panel: PDP)の駆動方法および駆動装置に関する。

[00002]

PDPを用いた表示装置において、より少ない電力でより明るい表示を実現すること、すなわち発光効率の改善が望まれている。工業的には、蛍光体の材質や放電ガスの組成を含めたパネル構造を変更するよりも、駆動パルス波形の工夫によって発光効率を高めるのが好ましい。

[0003]

【従来の技術】

カラー表示に発光色の異なる3種の蛍光体をもつAC型のPDPが用いられている。AC型では、セルの発光量を決める表示放電において陽極および陰極の対を構成する表示電極が誘電体で被覆されており、誘電体の帯電により生じる壁電圧を利用する駆動制御が行われる。

$[0 \ 0 \ 0 \ 4]$

AC型のPDPの駆動装置は、画面内のセルのそれぞれの壁電荷量を表示データに対応さ せるアドレッシングを行い、その後に全セルに対して一斉に交番極性のサステインパルス 列を印加する。1つのサステインパルスの印加に呼応して、所定量の壁電荷が存在するセ ルにおいて表示放電が起こる。そのとき、放電ガスが放つ紫外線によってセル内の蛍光体 が励起されて発光する。表示放電による発光を"点灯"という。放電が生じると、誘電体 の壁電荷がいったん消失し、直ちに壁電荷の再形成が始まる。再形成される壁電荷の極性 は以前と反対である。壁電荷の再形成にともなって表示電極間の電圧が降下して表示放電 は終息する。放電が終息した後もパルスの後縁までは電圧の印加が続くので、静電吸引に よる壁電荷の再形成が進んで壁電圧が増大する。再び適度の壁電圧が生じたセルに以前と 反対極性のサステインパルスを印加すると、再び表示放電が生じる。このようにサステイ ンパルスの印加を繰り返すことによって、表示すべき明るさに応じた回数の表示放電を生 じさせることができる。サステインパルスの印加周期は数マイクロ秒程度であり、視覚的 に は 発 光 は 連 続 す る 。 ま た 、 サ ス テ イ ン パ ル ス の 振 幅 、 す な わ ち 壁 電 圧 に 重 畳 す る 印 加 電 圧は、放電開始電圧Vfより低く、かつ点灯を維持するのに必要な最低の印加電圧Vsm よりも高い。サステインパルスの振幅をVf以上とすると、アドレッシングで非点灯とし たセルでも放電が起こってしまう。サステインパルスの振幅をVsm未満とすると、壁電 荷の再形成が不十分になり、点灯状態のセルが消灯状態になってしまう。

[00005]

一般的なサステインパルスの波形は単純矩形であり、その印加には半導体スイッチング素子を組み合わせたプッシュプル構成のパルス回路が用いられている。表示電極とバイアス電位の電源端子との間、および表示電極と接地端子(GND)との間にスイッチング素子が配置され、これらスイッチング素子のオンオフ制御によって表示電極の電位がバイアス電位または接地電位とされる。一対の表示電極の一方をバイアス電源端子と接続し、それと並行して他方を接地端子と接続することにより、当該表示電極対の電極間に維持電圧(

20

30

40

50

Vs)が加わる。このようなプッシュプル構成のパルス回路の制御では、電位の切り換えに際して、一対のスイッチング素子の双方をオフ状態("開")とするデッドタイムが設けられる。これはスイッチング素子が破損するおそれのあるバイアス電源端子と接地端子との短絡を防ぐためである。デッドタイムでは表示電極が駆動回路と電気的に切り離される。したがって、表示電極の電位が遷移するサステインパルスの立上り(前縁)および立下り(後縁)の双方の直前において、表示電極に対して駆動回路の出力が高インピーダンスとなり、駆動回路と表示電極との間の電流の出入りが実質的に遮断される。

[00006]

単純矩形のサステインパルスを印加する典型的な駆動方法では、輝度および発光効率の双方を向上させることができない。サステインパルスの振幅を許容範囲内で大きくすることで表示放電の強度を大きくし、それによって発光輝度を高めることができる。しかし、発光輝度を高めようとすると消費電力が増大してしまい、発光効率が低下してしまう。この問題の解決に関して、特開平10-333635号公報には前縁の振幅が大きい階段波形のサステインパルスを印加することが記載されている。

[0007]

【特許文献1】

特開平10-333635号公報

[00008]

【発明が解決しようとする課題】

階段波形のパルス印加は、単純パルス波形のパルス印加と同様に、スイッチング素子を用いて所定電位の電源と表示電極との導通を制御することによって実現できる。例えば、最初に表示電極を電位の高い電源と接続し、次に表示電極を電位の低い電源と接続する。そして、最後に表示電極を接地端子と接続することにより1つのパルスの印加が終わる。接続の切換えに際しては短絡を防止するためにデッドタイムを設ける。デッドタイムにおいて電源出力は高インピーダンスである。この場合に発光輝度および発光効率が向上する理由は次のとおりである。

 $[0 \ 0 \ 0 \ 9]$

比較的に高い電圧をセルに加えることによって、表示電極間の容量が十分に充電された後 に比較的に強い放電が生じる。強い放電による点灯の輝度は高い。高い電圧から低い電圧 へ の 切 換 え の 過 渡 期 で あ る デ ッ ド タ イ ム で は 、 電 源 で は な く 表 示 電 極 間 の 容 量 の 蓄 積 電 荷 が放電電流として流れる。容量の蓄積電荷が減少するにつれて表示電極間の電圧が降下す る。このときの放電電流の経路はセルの内部であるので、電源からセルまでの長い経路を 流れるときと比べて電力損失が少ない。表示電極間の容量を充電する電流は長い経路をた どるものの、充電電流は放電電流と比べて急激ではないので、容量を充電する時の電力損 失は、充電量と同量の電力を放電電流として電源からセルへ供給する場合の損失と比べて 少ない。デッドタイムの後の低い電圧を印加する期間では、高い電圧を印加する期間と比 べて電源が供給する電力は少ない。発光輝度は放電初期の発光量に大きく依存するので、 放電開始から暫くして印加電圧を下げても発光輝度は印加電圧を下げない場合とほとんど 同様である。以上のとおり、階段波形を適用することによって発光輝度および発光効率を 高めることができる。なお、壁電荷の再形成は主として表示放電が終息した後の印加電圧 に依存する。したがって、放電開始時の印加電圧を高くして放電強度を大きくしても、放 電開始後に印加電圧を降下させれば、壁電荷の再形成が過剰にはならない。低い印加電圧 の適切な設定によって、表示放電の反復が可能な壁電圧を生じさせることができる。

 $[0 \ 0 \ 1 \ 0]$

しかし、電源と表示電極との導通制御のみによるパルス印加では、表示負荷の大小に係わらず輝度および発光効率を高めることができない、という問題が判明した。ここでいう表示負荷とは、1回のアドレッシングで設定される点灯すべきセルの数である。表示負荷が小さい場合は、表示放電で流れる電流量と比べて表示電極間の蓄積電荷量が多いことから、デッドタイムにおいて表示電極間の印加電圧が十分に降下しない。このため、デッドタイムの終了に呼応して低い電圧を印加するために電源の接続を再開したときに、デッドタ

20

30

40

50

イムで十分に電圧が降下した場合よりも大きな電流が電源から流れ出し、意図したとおり も 大きな電流が電源 から流れ に を と 数 の た を 発 光 効 率 が 向 上 し な い。 表 示 負 荷 が 大 き い 場 合 は 、 静 電 容 量 に た を て を な か た き り れ た に お い 場 合 は に た 降 下 す る る の で 、 か い に お い に 降 下 す る の で れ い に は 放 電 居 圧 が 降 下 し に お は た 時 は ら つ き が あ る の の こ と か た 大 き は は た け ま 示 放 電 間 に 的 は た ま 示 負 荷 が 大 き ら は は ら い よ ら る な い に 対 に 対 に 時 は に い は 場 に で は ら い な に 対 応 電 電 流 の が 大 き く い れ い こ と 、 表 示 負 荷 が は も い な な に 対 は 幅 の 切 換 え け る な は 間 い こ と と す な わ ち 振 幅 の 切 換 え け に は は ま る か 増 て て 、 ま 示 負 荷 が 大 き い は は を 遅 れ が じ い な 、 表 示 負 荷 が 大 き い は と が 電 電 流 が と か 電 電 流 の ピーク が 遅 れ る 。 つ ま り 、 放 電 電 流 が 長 た に な は 極 め て 難 度 お よ が 発 光 輝 度 お よ び 発 光 輝 度 お よ び 発 光 輝 度 お よ び 発 光 輝 度 お よ び 発 光 如 変 動 を 小 さ く す る こ と を 目 的 と し て い る 。

$[0 \ 0 \ 1 \ 1]$

【課題を解決するための手段】

本発明においては、表示電極対に電圧パルス列を印加して表示すべき明るさに応じた回数の表示放電を生じさせる際に、1回の表示放電を生じさせる1パルス分の駆動過程を、低レベル維持電圧にそれと同極性のオフセット電圧が重畳した高レベル維持電圧を表示電極対に印加することによって表示放電を生じさせる第1段階と、表示電極対に対する印加電圧を高レベル維持電圧を印加する第3段階とで構成する。そして、第1段階におって上記高レベル維持電圧を印加するための第2の電源によって電力蓄積素子に電力を蓄積させ、第2段階において電力蓄積素子および表示電極対に対する第2の電源からの電力供給を遮断し、かつ電力蓄積素子から表示電極対へ電力を供給し、第3段階において電力蓄積素子から表示電極対への電力供給を遮断する。なお、電源とは、電流の供給および吸引をする能力をもつ電源回路の出力端子である。

$[0 \ 0 \ 1 \ 2]$

低レベル維持電圧よりも高い高レベル維持電圧を印加することによって、低レベル維持電圧を印加する場合よりも強い表示放電が生じて発光輝度が高まる。印加電圧を高レベル維持電圧を引き続きによって、高レベル維持電圧を引き続き印加する場合よりも消費電力が少なくなって発光効率が高まる。壁電荷の再形成は主として表示放電が終息した後の印加電圧に依存する。したがって、放電開始時の印加電圧を高再形で放電強度を大きくしても、放電開始後に印加電圧を降下させることにより壁電荷の再形成状態を表示放電の反復が可能な適正状態にすることができる。そして、電力蓄積素子から表示電極対へ電力を供給することにより、電源からの電力供給を遮断した状態で多数のセルで表示放電が生じても表示電極間の印加電圧が緩やかに降下する。この場合の表示放電は印加電圧が急激に降下する場合の表示放電よりも強い。したがって、表示負荷が小さいときと同様に、高レベル維持電圧の印加による輝度向上の効果が得られる。

[0013]

また、本発明においては、第2段階の終了時点で、表示電極対の電極間容量に残存している電力を第1の電源に強制的に放出する。これによって、第2段階での表示電極間の電圧降下が不十分であっても、十分であった場合よりも大きな放電電流が第3段階で流れることはない。つまり、表示負荷が小さいときにも、表示負荷が大きいときと同様に、高レベル維持電圧からそれよりも低い低レベル維持電圧に切り換えることによる発光効率向上の効果が得られる。

$[0 \ 0 \ 1 \ 4]$

電力蓄積素子としては、コンデンサ(キャパシタンス)またはコイル(インダクタンス) が好適である。コンデンサを用いる場合、その容量値Coとして次の式を満たす値が実用

30

40

的である。

$[0 \ 0 \ 1 \ 5]$

0.5 C p ≤ C o ≤ 2 C p (C p は画面全体の表示電極間の容量値) さらに、本発明においては、印加電圧を切り換えるタイミングを、表示負荷の大きさに応 じて変更する。高レベル維持電圧から低レベル維持電圧への電圧変更の最適時期は一定で はなく表示負荷に依存する。したがって、表示負荷の変化に合わせて電圧変更時期を調整 することにより、輝度および発光効率の変動をより小さくすることができる。

[0016]

図1は本発明に係る表示放電のための駆動電圧波形および放電電流波形を示す図である。 l回の表示放電に係るパルスの波形は、基本的にはパルス期間Tsが振幅の大きい期間T oと振幅の小さい期間Tpとに大別される2段階の階段状である。厳密には振幅の切り換 りの過渡期があり、期間Toは高レベル維持電圧Vsoを印加する期間Topと印加電圧 を降下させる期間Tocとに分かれる。高レベル維持電圧Vsoは低レベル維持電圧Vs にそれと同極性のオフセット電圧Voが重畳した電圧に相当する。期間Topにおいて、 表示電極間の容量が充電されて電極間の印加電圧が上昇した後に表示放電が始まり、第2 の電源から表示電極対へ放電電流が流れ始める。同時に電力蓄積素子にも電源から電流が 流 れ 、 V s o ま た は V o で あ る 電 源 電 圧 に 見 合 っ た 電 力 が 蓄 積 さ れ る (第 l 段 階) 。 電 源 電圧をVsoとする回路構成、および電源電圧をVoとする回路構成もある。期間Top は、放電が終息する以前に高レベル維持電圧Vsoの印加を終えるように設定される。期 間Tocにおいて、第2の電源からの電力供給が遮断される(第2段階)。このとき、表 示電極間の容量に蓄積されていた電力と、電力蓄積素子に蓄積されていた電力とが放電電 流として流れる。放電により表示電極間の印加電圧は図のようにVsoからVsへと降下 するものの、電力蓄積素子からの電力供給があるので降下は緩慢である。期間Tpにおい て、低レベル維持電圧Vsが第1の電源によって表示電極間に印加される(第3段階)。 このとき、電力蓄積素子からの電力供給が遮断される。表示負荷が小さいときには期間T ocでの印加電圧の降下が不十分になるので、その対策として期間Toの終了時点で表示 電極間の印加電圧が強制的に低レベル維持電圧Vsとされる。第2の電源と電力供給素子 とが第2段階で遮断されているので、第1の電源と第2の電源との短絡は生じない。

$[0 \ 0 \ 1 \ 7]$

【発明の実施の形態】

〔表示装置の概要〕

図2は本発明に係る表示装置の構成図である。表示装置100は、カラー表示の可能な面 放電型のPDP1と、セルの発光を制御するドライブユニット70とから構成されており 、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される ,PDPlの画面には、表示放電を生じさせるための電極対を構成する表示電極Xと表示 電極Yが互いに平行に配置され、これら表示電極X,Yと交差するようにアドレス電極A が配列されている。表示電極X,Yは画面の行方向(水平方向)に延び、アドレス電極は 列方向(垂直方向)に延びている。ドライブユニット70は、コントローラ71、データ 変 換 回 路 7 2 、 電 源 回 路 7 3 、 X ド ラ イ バ 7 5 、 Y ド ラ イ バ 7 6 、 お よ び A ド ラ イ バ 7 7 を 有 してい る。 ド ラ イ ブ ユ ニ ッ ト 7 0 に は T V チ ュ ー ナ 、 コ ン ピ ュ ー タ な ど の 外 部 装 置 か らR,G,Bの3色の輝度レベルを示すフレームデータDfが各種の同期信号とともに入 力される。フレームデータDfはデータ変換回路72の中のフレームメモリに一時的に記 憶される。データ変換回路72は、フレームデータDfを階調表示のためのサプフレーム データDsfに変換してAドライバ77へ送る。サブフレームデータDsfはlセル当た りlビットの表示データの集合であって、その各ビットの値は該当するlつのサプフレー ムにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。Aドライバ77は、 サプフレームデータDsfに従って、アドレス放電を起こすべきセルを通るアドレス電極 A にアドレスパルスを印加する。なお、電極へのパルスの印加とは、電極を一時的に所定 電位にバイアスすることを意味する。コントローラ71は、パルスの印加およびサブフレ ームデータDsfの転送を制御する。Xドライバフ5は表示電極Xの電位を切り換え、Y

40

ドライバ76は表示電極Yの電位を切り換える。電源回路73は、各ドライバへPDP1の駆動に必要な電力を供給する。

$[0 \ 0 \ 1 \ 8]$

図3はXドライバおよびYドライバの概略図である。Xドライバ75は、表示電極Xに壁電荷の初期化のためのパルスを印加するリセット回路81、アドレッシングにおいて表示電極Xの電位を制御するためのバイアス回路82、および表示電極Xにサステインパルスを印加するサステイン回路83からなる。Yドライバ76は、表示電極Yに壁電荷の初期化のためのパルスを印加するリセット回路85、アドレッシングにおいて表示電極Yにスキャンパルスを印加するスキャン回路86、および表示電極Yにサステインパルスを印加するサステイン回路87からなる。

[0019]

[0020]

図6はPDPのセル構造の一例を示す図である。図6ではPDP1における1行のうちの3列に対応した部分を、内部構造がよくわかるように一対の基板構体10,20を分離をせて描いてある。前面側の基板構体10は、ガラス基板11、表示電極X,Y、誘電する17、および保護膜18から構成される。表示電極X,Yは、面放電ギャップを形成する太い帯状の透明導電膜41と電気抵抗を下げるバス導体としての細い帯状の金属膜42とから構成されている。表示電極X,Yを被覆する誘電体層17は低融点ガラスペーストの焼成により形成され、保護膜18はマグネシアからなる。背面側の基板構体20は、ガラス基板21、アドレス電極A、絶縁体層24、隔壁29、および蛍光体層28R,28G,28Bから構成される。隔壁29は、平面形状が口る。隔壁29によって放電がス字間がマトリクス表示の列ごとに区画され、各列に対応した列空間31が形成される。2下間31は全ての行に跨がって連続している。蛍光体層28R,28G,28Bは、絶縁体層24における隔壁間の領域と隔壁側面とを覆うように配置され、放電ガスが放つ紫外線によって励起されて発光する。図中の斜体アルファベットR,G,Bは蛍光体の発光色を示す。

$[0 \ 0 \ 2 \ 1]$

以上の表示装置100におけるPDP1の駆動シーケンスの概略は次のとおりである。PDP1による表示では、2値の点灯制御によってカラー再現を行うために、図7のように入力画像である時系列のフレームFを所定数 q のサブフレームSFに分割する。つまり、各フレームFを q 個のサブフレームSFの集合に置き換える。これらサブフレームSFに順に例えば2⁰ ,2¹ ,2² ,…2^{q - 1} の重みを付与して各サプフレームSFの表示放電の回数を決める。図7ではサブフレーム配列が重みの順であるが、他の順序であってもよい。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間T

fをq個のサブフレーム期間Tsfに分割し、各サブフレームSFに1つのサブフレーム期間Tsfを割り当てる。さらに、サブフレーム期間Tsfを、壁電荷の初期化のためのリセット期間TR、アドレッシングのためのアドレス期間TA、および点灯維持のための表示期間TSに分ける。リセット期間TRおよびアドレス期間TAの長さが重みに係わらず一定であるのに対し、表示期間TSの長さは重みが大きいほど長い。したがって、サブフレーム期間Tsfの長さも、それに該当するサブフレームSFの重みが大きいほど長い。 q個のサブフレームSFにおいてリセット期間TR・アドレス期間TA・表示期間TSの順序は共通である。サブフレームごとに壁電荷の初期化、アドレッシング、および点灯維持が行われる。

 $[0 \ 0 \ 2 \ 2]$

10

20

30

図 8 は駆動電圧波形の概略図である。図において表示電極 Y の参照符号の添字(l , n)は対応する行の配列順位を示す。なお、図示の波形は一例であり、振幅・極性・タイミングを種々変更することができる。

[0023]

各サブフレームのリセット期間TRにおいては、全てのセルの表示電極間に微小放電を生じさせる漸増電圧が加わるように、全ての表示電極Xに対して負極性および正極性のランプ波形パルスを順に印加し、全ての表示電極Yに対して正極性および負極性のランプ波形パルスを順に印加する。これらランプ波形パルスの振幅は微小放電が生じる変化率で漸増する。セルには、表示電極X,Yに印加されるパルスの振幅を加算した合成電圧が加わる。1回目の漸増電圧の印加で生じる微小放電は、前サブフレームにおける点灯/非点灯に係わらず全てのセルに同一極性の適当な壁電圧を生じさせる。2回目の漸増電圧の印加で生じる微小放電は、壁電圧を放電開始電圧と印加電圧の振幅との差に相当する値に調整する。

 $[0 \ 0 \ 2 \ 4]$

アドレス期間TAにおいては、点灯すべきセルのみに点灯維持に必要な壁電荷を形成する。全ての表示電極 X および全ての表示電極 Y を所定電位にバイアスした状態で、行選択期間(1行分のスキャン時間)ごとに選択行に対応した1つの表示電極 Y にスキャンパルス P y を印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極 A のみにアドレスパルス P a を印加する。つまり、選択行の m 列分のサブフレームデータ D s f に基づいてアドレス電極 A の電位を 2 値制御する。選択セルでは表示電極 Y とアドレス電極 A との間の放電が生じ、それがトリガとなって表示電極間の面放電が生じる。これら一連の放電がアドレス放電である。

 $[0 \ 0 \ 2 \ 5]$

表示期間TSにおいては、階段波状のサステインパルスPsを表示電極Yと表示電極Xとに交互に印加する。これにより、表示電極間には極性が交互に入れ替わるサステインパルス列が加わる。サステインパルスPsの印加によって、所定の壁電荷が残存するセルで面放電が生じる。サステインパルスの印加回数は上述したとおりサブフレームの重みに対応する。なお、不要の放電を防止するためにアドレス電極Aを表示期間TSにわたってサステインパルスPsと同極性にバイアスしてもよい。

 $[0 \ 0 \ 2 \ 6]$

40

50

以上の駆動制御のうち、本発明に深く係わるのは表示期間TSにおけるサステインパルスPsの印加である。以下では、表示電極X,Yに対するサステインパルスPsの印加手段であるサステイン回路83,87(図3参照)の構成および動作を説明する。サステイン回路87の構成および動作はサステイン回路83と同様であるので、以下に説明する図において同じ機能の構成要素に同じ参照符号を付してある。特に必要な場合を除いてサステイン回路87の詳しい説明を省略する。なお、回路構成の複数の例を挙げる際にも、同じ機能の構成要素には全ての例に共通した参照を付し、重複説明をできるだけ少なくする。[サステインパルス生成の第1実施形態]・

第1実施形態は、表示電極対の片方の表示電極をバイアスすることによって、表示電極間 にサステインパルスを印加する駆動形態である。

20

50

 $[0 \ 0 \ 2 \ 7]$

図 9 はサステイン回路構成の第 1 例を示す。サステイン回路 8 3 , 8 7 は、振幅 V s の矩 形波パルスを出力する機能をもつ標準パルス発生回路831、サステインパルスの振幅を 一時的に高レベル維持電圧Vsoとする補助パルス発生回路832、および表示電極間の 容量Cpの充電に費やした電荷を再利用するための電力回収回路833から構成される。 標 準 パ ル ス 発 生 回 路 8 3 1 は 、 ス イ ッ チ S W 4 , S W 5 , S W 6 、 お よ び 逆 流 防 止 用 ダ イ オードからなる。スイッチSW4、SW5は、表示電極X(またはY)を電位Vsの電源 735または基準電位の接地端子に接続するプッシュプル型スイッチング回路を構成する 。 電位 V s とは基準電位に対する電位差が V s である電位を意味する。スイッチ S W 6 は 、表示電極間の印加電圧を高レベル維持電圧Vsoから低レベル維持電圧Vsへ強制的に 降下させるための要素である。補助パルス発生回路832は、電力蓄積素子であるコンデ ンサCo、および直列接続された2個のスイッチSW11,SW12からなる。コンデン サ C o は、スイッチ S W 1 1 , S W 1 2 の接続点と接地端子との間に挿入されている。ス イッチSW11は、電位Vso(=Vs+Vo)の電源736と標準パルス発生回路83 l とを結ぶ通電路を開閉する。スイッチSW12は、コンデンサCoと標準パルス発生回 路831とを結ぶ通電路を開閉する。電力回収回路833は、回収用のコンデンサを有し ており、サステインパルスの前縁においてコンデンサから容量Cpへ電荷を送り、後縁に おいて容量Cpからコンデンサへ電荷を取り込む。これら電荷の移動はコイルと容量Cp との共振現象により高速に進行する。なお、電力回収回路833の動作は本発明の効果に 影響しないので、その詳しい説明を行わない。

[0028]

図10は第1例の回路構成のサステイン回路に対する駆動制御を示す波形図である。図10において、スイッチSW4,SW5,SW6,SW11,SW12に対する制御信号の"OFF"は通電路の"開"に対応し、"ON"は通電路の"閉"に対応する。表示電極間の印加電圧(Vxy)とは、表示電極Xの電位(Vx)と表示電極Yの電位(Vy)との差であり、Vxy=Vx-Vyと定義される。図中の斜線は以下の説明において注目する部分を表す。

 $[0 \ 0 \ 2 \ 9]$

例えば表示電極 X にサステインパルスPsを印加するときの制御は次のとおりである。期 間Topにおいてコントローラ71はXドライバのサステイン回路83におけるスイッチ SW4, SW11, SW12を閉じ、表示電極 X を電源 7 3 5, 7 3 6 に接続する。この とき、Yドライバのサステイン回路87におけるスイッチSW5が閉じており、表示電極 Yは接地されている。期間Topの開始直後の期間TscにおいてコンデンサCoが充電 されて端子間電圧が高レベル維持電圧Vsoになる。容量Cpも充電され、表示電極間に は高レベル維持電圧Vsoが加わる。この状態で表示放電が生じると、電源735,73 6 から表示電極 X へ放電電流が流れる。続く期間 T o c において、コントローラ 7 1 は X ドライバのスイッチSW11を開く。電源736による電流供給が遮断され、コンデンサ Coから表示電極Xへ電流が流れる。コンデンサCoに蓄積されていた電力と容量Cpに 蓄積されていた電力とが表示放電の放電電流となる。放電によって表示電極間の印加電圧 は高レベル維持電圧Vsoから降下して低レベル維持電圧Vsへ近づく。表示負荷が大き いほど、より速くより低い電圧まで降下する。ただし、低レベル維持電圧Vsまで降下し た後は電源735から放電電流が供給されるので、表示電極間の印加電圧が低レベル維持 電圧Vsよりも低くなることはない。期間Tocの終了時点、すなわち期間Tpの開始時 点でコントローラ71はXドライバのスイッチSW6を閉じるとともにスイッチSW12 を 開 く 。 ス イ ッ チ S W 6 が 閉 じる こ と に よ っ て 容 量 C p の 余 剰 蓄 積 電 力 が 電 源 7 3 5 へ 強 制的に放出され、表示電極間の印加電圧が低レベル維持電圧Vsになる。この時点では既 にスイッチSW11が開いているので、スイッチSW12とスイッチSW6の開閉を同時 に行っても電源736と電源735との短絡は生じない。また、スイッチSW12とスイ ッ チ S W 6 の 双 方 が 瞬 間 的 に 閉 状 態 に な っ た と し て も 、 コ ン デ ン サ C o に 残 っ た 少 し の 電 力が無駄になるだけで実用に問題はない。役目を終えたスイッチSW6が開かれても、ス

40

50

イッチSW4が閉じているので、表示電極間の印加電圧は低レベル維持電圧Vsに保たれる。その後、コントローラ71はスイッチSW4を開き、さらにデッドタイムの経過を待ってスイッチSW5を閉じる。スイッチSW5が閉じることによって表示電極Xのバイアス、すなわち表示電極Xに対する1つのサステインパルスPsの印加が終了する。以上の制御において、表示電極Xと表示電極Yとを入れ換えれば、表示電極間に正極性のサステインパルスPsが加わる。

 $[0 \ 0 \ 3 \ 0]$

このようにサステインパルスPsの印加に際してコンデンサCoを活用することにより、表示負荷が大きい場合に期間Tocで印加電圧が急激に降下するのを防ぐことができる。コンデンサCoの容量値が過大であると、表示負荷が小さいときに無駄になる蓄積電荷が多くなる。実用におけるコンデンサCoの容量値の適正範囲は、容量Cpの1/2から2倍の範囲である。例えば、画面サイズが42インチのPDPサイズでは、容量Cpの値が100nF程度であるので、50nF~200nFの容量値をもつコンデンサCoを用いればよい。

 $[0 \ 0 \ 3 \ 1]$

図11はサステイン回路構成の第2例を示す。第2例のサステイン回路83b,87bも上述した図9の第1例と同様に、標準パルス発生回路831、補助パルス発生回路832、および電力回収回路83から構成される。第2例と第1例との構成の差異は、標準パルス発生回路831と補助パルス発生回路832との接続位置である。第1例では補助パルス発生回路832のスイッチSW12が標準パルス発生回路831のスイッチSW4の電流出力側に接続されている。これに対して、第2例ではスイッチSW12がスイッチSW4の電流入力側、すなわち電源735とスイッチSW4の間に接続されている。したがって、電源736から表示電極X(またはY)へ流れる電流はスイッチSW4を経由する

 $[0 \ 0 \ 3 \ 2]$

この第2例のサステイン回路83b,87bに対する駆動については、図10の例と同様の制御を適用することができる。ただし、第1例ではスイッチSW4とスイッチSW12とを同時に閉じる必要があったのに対して、第2例ではサステインパルスの立上がりはスイッチSW4が閉じることで決まるので、スイッチSW11,SW12を閉じる時期を、スイッチSW4を閉じる時期より少し早い時期とすればよい。つまり、第2例は第1例と比べて補助パルス発生回路832の制御タイミングの許容範囲が広い。反面、第2例では補助パルス発生回路832と表示電極との通電路にスイッチSW4が介在するので、スイッチSW4の内部抵抗の影響を第1例よりも多く受ける。

第2実施形態は、表示電極対の双方の表示電極を互いの電位差が大きくなるようにバイアスすることによって、表示電極間に階段状のサステインパルスを印加する駆動形態である。なお、第2実施形態の図示において、第1実施形態と同一の構成要素には第1実施形態と同一の符合を付し、それらの説明を省略するかまたは簡略にする。以下で説明する全て図についても同様である。

[0033]

〔サステインパルス生成の第2実施形態〕

図12はサステイン回路構成の第3例を示す。第3例のサステイン回路83c,87cは、標準パルス発生回路831c、補助パルス発生回路832、および電力回収回路833から構成される。標準パルス発生回路831は、スイッチSW4,SW5,SW6、および逆流防止用ダイオードからなる。スイッチSW4,SW5は、表示電極X(またはY)を電位Vsの電源735または基準電位の接地端子に接続するプッシュプル型スイッチング回路を構成する。スイッチSW6は、表示電極間の印加電圧を強制的に低レベル維持電圧Vsへ移行させるために、表示電極X(またはY)を接地する役わりをもつ。本例において補助パルス発生回路832のスイッチSW11に接続される電源737の電位は-Voである。第3例には第1例および第2例と比べて電源回路73の最大出力電圧が低いという利点がある。

20

40

50

 $[0 \ 0 \ 3 \ 4]$

図 1 3 は第 3 例の回路構成のサステイン回路に対する駆動制御を示す波形図である。ここ では代表として表示電極間に負極性のサステインパルスPs'を印加する場合の制御を説 明 する。サ ス テ イ ン 回 路 8 3 c 、 8 7 c は 、 表 示 電 極 Y に 振 幅 V s の 標 準 パ ル ス P s l を 印加し、同時に表示電極Xに振幅-Voの補助パルスPs2を印加する。補助パルスPs 2 の印加は標準パルスPs1の印加より若干早くてもよい。 コントローラ 7 1 は、 X ドラ イバのスイッチSW11,SW12を閉じ、それと同時かまたは若干遅れた時点でYドラ イバのスイッチSW4.を閉じる。XドライバのコンデンサCoは電源737によって充電 され、その端子間電圧はオフセット電圧Voとなる。表示電極間の印加電圧は負の高レベ ル維持電圧-Vsoとなる。期間Topでは電源735からYドライバ、表示電極Y、表 示電極X、Xドライバの補助パルス発生回路832を経由して電源737へ放電電流が流 れる。期間Tocにおいてコントローラ71はXドライバのスイッチSW11を開き、電 源 7 3 7 と 表 示 電 極 X と を 切 り 離 す 。 X ド ラ イ バ の コ ン デ ン サ C o の 蓄 積 電 荷 が 表 示 放 電 に費やされ、表示電極間の印加電圧が負の高レベル維持電圧-Vsoから負の低レベル維 持電圧-Vsに近づく。期間Tocの終了時点において、コントローラ71はYドライバ のスイッチSW6を閉じる。これにより表示電極間の印加電圧は強制的に負の低レベル維 持電圧-Vsとされる。その後、コントローラ71はYドライバのスイッチSW4を開き 、 さ ら に デ ッ ド タ イ ム の 経 過 を 待 っ て ス イ ッ チ S W 5 を 閉 じ る 。 ス イ ッ チ S W 5 が 閉 じ る ことによって1つのサステインパルスPs'の印加が終了する。

[サステインパルス生成の第3実施形態]

第3実施形態は、振幅Vsの標準パルスの印加を、表示電極対の双方の表示電極に振幅Vs/2のパルスを印加することによって実現する駆動形態である。

 $[0 \ 0 \ 3 \ 5]$

図14はサステイン回路構成の第4例を示す。サステイン回路83dは、矩形波パルスを出力する機能をもつフローティング形式の標準パルス発生回路841、サステインパルスの振幅を一時的に高レベル維持電圧Vsoとする補助パルス発生回路843から構成でれる。標準パルス発生回路841は、スイッチSW21、SW22,SW23,SW24,SW25、出力端子電位をシフトさせるためのコンデンサCs、および逆流防止用ダイオードD21,D23,D24,D25からなる。スイッチSW24,SW25は、馬本示電極XをコンデンサCsの一端または他端に接続するプッシュプル型スイッチング回路を構成する。標準パルス発生回路841では、電位Vs/2の電源738によってコンデンサCsを充電し、コンデンサCsの一方の端子Hまたは他方の端子Lを接地することによって、出力パルスの振幅について+Vs/2および-Vs/2の切り換えが行われる。第4例には出力電圧が低レベル維持電圧Vsの半分の電源738で表示電極間に低レベル維持電圧Vsの半分の電源738で表示電極間に低レベル維持電圧Vsを印加することができる、すなわち電力部品の低耐圧化によって安価に回路を構成することができるという利点がある。

[0036]

図15は第4例の回路構成のサステイン回路に対する駆動制御を示す波形図である。例えば表示電極間に正極性のサステインパルスPsを印加するときには次の制御が行われる。コントローラ71は、XドライバのスイッチSW21,SW23を閉じてコンデンサCsを充電する。充電に要する時間が経過した時点で、コントローラ71はスイッチSW23を開き、続いてXドライバのスイッチSW11、SW12を閉じる。コンデンサCsの端子Lの電位はVoになり、端子Hの電位はVo+Vs/2になる。このとき、スイッチSW25と並列のダイオードD25を経由して電源737から表示電極Xへ電流が流れ、容量Cpが充電される。コンデンサCoにも電位Voの電源739から電流が流れ、期間Tscの終了時点でコンデンサCoの端子間電圧がオフセット電圧Voとなる。次に、コンチSW22、SW25を閉じる。これにより、表示電極Xの電位はVo+Vs/2になり、表示電極Yの電位はーVs/2になる。そして、表示電極間の印加電圧は高レベル維持電

20

40

50

圧Vsoになる。このとき、YドライバのスイッチSW12は開いているので、YドライバのコンデンサCoは電源に対する負荷とはならず、電力消費に影響を与えない。期間Topの終了時点でコントローラ71はXドライバのスイッチSW11を開く。これにより、期間TocにおいてコンデンサCoから表示電極Xへ放電電流が流れる。期間Tocの終了時点でコントローラ71はXドライバのスイッチSW23を閉じる。コンデンサCsの端子Lが接地されるので、表示電極Xの電位は低レベル維持電圧Vsとなる。その後、コントローラ71はXドライバのスイッチSW24を開き、デッドタイムの経過を待ってXドライバのスイッチSW25を閉じるとともにYドライバのスイッチSW22,SW25を開く。これによって表示電極Xおよび表示電極Yの双方が接地され、1つのサステインパルスPsの印加が終了する。

 $[0 \ 0 \ 3 \ 7]$

第4例の回路構成の変形としてダイオードD25を省略した場合は、スイッチSW24が閉じるのに呼応して表示電極X(またはY)の電位が高レベル維持電圧になる。ダイオードD21を省略した場合は、スイッチSW12を閉じてスイッチSW22を閉じた時点で、スイッチSW24を経由して表示電極X(またはY)から電源738へ電流が戻り、表示電極間の印加電圧が低レベル維持電圧Vsへ降下する。

[0038]

以上の実施形態において、パルスベース電位を接地電位 (0 ボルト) に限定する必要はない。パルスベース電位を接地電位以外の正 (+) または負 (-) の電位とするパルス発生回路も可能である。

〔表示装置の要部の構成〕

上述の第1~第3の実施形態において、補助パルス発生回路832のスイッチSW11,SW12としてスイッチング素子が好適である。図16の例では、スイッチSW11はPチャネル電界効果トランジスタQ1とゲートドライバDR1とからなり、スイッチSW12はNチャネル電界効果トランジスタQ2とゲートドライバDR2とからなる。電界効果トランジスタQ1,Q2はMOS型でも接合型でもよい。電界効果トランジスタに限らず、絶縁ゲートバイポーラトランジスタ(IGBT)といった他の電圧制御素子を使用してもよい。ただし、MOS型電界効果トランジスタを用いる場合は、ソース・ドレイン間に素子の極性とは反対の極性の寄生ダイオードが存在するので、不測の要因で電極電位が電源電位より高くなったときに無駄な電流が流れるのを防止するため、サステイン回路内の適所に逆流防止用のダイオードを挿入するのが望ましい。

 $[0 \ 0 \ 3 \ 9]$

補助パルス発生回路 8 3 2 について次の変形例がある。図17の補助パルス発生回路 8 3 2 bでは、電力蓄積素子としてコンデンサCoに代えてコイルLoが用いられている。この場合、スイッチSW11を閉じてコイルLoに電力を蓄積させる時間は、コンデンサCoに蓄積させる場合よりも短くてよい。コイルLoに電力を蓄積させた後にスイッチSW11を開くと、コイルLoからスイッチSW12を経由して表示電極に電流が流れる。図18の補助パルス発生回路 8 3 2 cでは、コンデンサCoと接地端子との間にスイッチSW13が挿入され、スイッチ2が省略されている。この補助パルス発生回路 8 3 2 c c は図14のサステイン回路構成に適用される。スイッチSW11およびスイッチSW13が開くと、コンデンサCoがフローティング状態になり、コンデンサCoが標準パルス発生回路 8 3 2 c によれば、スイッチSW13を電界効果トランジスタを駆動するゲートドライバを低耐圧の安価な部品で構成するので、電界効果トランジスタを駆動するゲートドライバを低耐圧の安価な部品で構成することができる。

[0040]

上述の第1~第3の実施形態において、表示負荷の大小にかかわらず発光輝度および発光効率をより良好にするには、サステインパルスPs,Ps'における振幅変更のタイミングを表示負荷の変化に合わせて逐次に調整するのが好ましい。以下ではサステインパルスPsのタイミング調整について説明する。

$[0 \ 0 \ 4 \ 1]$

図19はコントローラの構成図である。コントローラ71は、予め定められた周期で表示負荷を測定する負荷測定回路710、複数種の制御信号波形を記憶する波形メモリ711、制御信号波形の読出しを制御するメモリコントローラ712、負荷測定回路710からの測定信号SRに基づいて表示負荷の大小判別を行う判定回路713、および判定回路713の出力DJに従って最良の制御信号波形を選択するタイミング調整回路714を有している。タイミング調整回路714によって選択された波形を適用したスイッチ制御信号がXドライバ75およびYドライバ76のそれぞれのサステイン回路に与えられる。負荷測定回路710はビットカウンタからなり、データ変換回路72から出力されるサブフレームデータDsfを取り込んで点灯セル数をカウントする。判定回路713は測定信号SRが示す点灯セル数と予め設定された閾値とを比較することによって表示負荷の大小を判定する。

$[0 \ 0 \ 4 \ 2]$

コントローラ71は、図20のように j番目のサブフレームの表示期間TSにおける駆動制御の準備として、同じ j番目のサブフレームのアドレス期間TAに点灯セル数をカウントしかつ表示負荷を判定して最良の信号波形を選択する。表示負荷率に応じて期間Toの後縁位置を微調整することで、所定の発光輝度および発光効率を維持することができる。タイミングの微調整の量は、輝度と発光効率の最大となる点を実験で求めて決めておけばよい。

$[0 \ 0 \ 4 \ 3]$

表示負荷の測定に関して他の構成も考えられる。それは、データ変換回路72がフレームメモリをもち、予め1フレームの画像について全てのサブフレームのデータ変換を行い、全てのサブフレームデータDsfを一旦フレームメモリに記憶させておき、次のフレームにおいて、その1つ前のフレームのサブフレームデータDsfをAドライバ77に転送する構成である。この構成の場合には、全てのサブフレームデータDsfを記憶する際に、負荷カウントを行うようにすればよい。そうすることで、全サブフレームの負荷判定結果を予め得ておくことができるので、余裕をもってタイミング制御を設定することができる

[0 0 4 4]

【発明の効果】

請求項1ないし請求項6の発明によれば、表示放電における発光輝度および発光効率を改善し、かつ表示負荷の増減にともなう発光輝度および発光効率の変動を小さくすることができる。

[0045]

請求項2の発明によれば、表示負荷が小さいときの電力損失を少なくして発光効率の低下を防止することができる。

請求項3の発明によれば、表示負荷の増減にともなう発光輝度および発光効率の変動をより確実に小さくすることができる。

[0 0 4 6]

請求項5の発明によれば、表示負荷が小さいときの電力損失を少なくして発光効率の低下 を防止することができる。

【図面の簡単な説明】

【図1】本発明に係る表示放電のための駆動電圧波形および放電電流波形の模式図である

- 【図2】本発明に係る表示装置の構成図である。
- 【図3】表示電極を駆動するXドライバおよびYドライバの概略構成図である。
- 【図4】スキャン回路の構成図である。
- 【図5】スキャンドライバの構成図である。
- 【図6】PDPのセル構造の一例を示す図である。
- 【図7】フレーム分割の概念図である。

20

10

30

40

50

- 【図8】駆動電圧波形の概略図である。
- 【図9】サステイン回路構成の第1例を示す図である。
- 【図10】第1例の回路構成のサステイン回路に対する駆動制御を示す波形図である。
- 【図11】サステイン回路構成の第2例を示す図である。
- 【図12】サステイン回路構成の第3例を示す図である。
- 【図13】第3例の回路構成のサステイン回路に対する駆動制御を示す波形図である。
- 【図14】サステイン回路構成の第4例を示す図である。
- 【図15】第4例の回路構成のサステイン回路に対する駆動制御を示す波形図である。
- 【図16】補助パルス発生回路のスイッチの具体例を示す図である。
- 【図17】補助パルス発生回路のスイッチの第1変形例を示す図である。
- 【図18】補助バルス発生回路のスイッチの第2変形例を示す図である。
- 【図19】コントローラの構成図である。
- 【図20】コントローラが行う制御動作のタイミングを示す図である。

【符号の説明】


- 1 PDP (プラズマディスプレイパネル)
- X. Y 表示電極
- Vs 低レベル維持電圧
- Vo オフセット電圧
- Vso 高レベル維持電圧
- Top 期間(第1段階)
- Toc 期間(第2段階)
- Тр 期間(第3段階)
- 735,738 電源(第1の電源)
- 736,737,739 電源(第2の電源)
- C o コンデンサ (電力蓄積素子)
- Lo コイル(電力蓄積素子)
- Cp 容量(電極間容量)
- 70 ドライブユニット(駆動装置)
- 71 コントローラ
- 83,83b,83c、83d サステイン回路
- 87,87b,87c サステイン回路
- 831,841 標準パルス発生回路
- 832,823b,832c 補助パルス発生回路
- SW11 第1のスイッチ
- SW12 第2のスイッチ
- SW6 第3のスイッチ

20

10


30

【図1】




【図2】


本発明に係る表示装置の構成図



【図5】




【図6】




【図3】


表示電極を駆動するXドライバおよびYドライバの概略構成図




【図4】



【図7】




【図8】




【図9】

サステイン回路構成の第1例




【図10】

第1例の回路構成のサステイン回路に対する駆動制御を示す波形図




【図11】

サステイン回路構成の第2例




【図12】

サステイン回路構成の第3例




【図13】

第3例の回路構成のサステイン回路に対する駆動制御を示す波形図




【図 1 4】

サステイン回路構成の第4例




【図 1 5】

第4例の回路構成のサステイン回路に対する駆動制御を示す波形図




【図16】

補助パルス発生回路のスイッチの具体例




【図17】

補助パルス発生回路の第1変形例




【図18】

補助パルス発生回路の第2変形例




【図19】

コントローラの構成図



【図20】

コントローラが行う制御動作のタイミングを示す図



フロントページの続き

| (51) I nt . Q . ⁷ | FΙ | | | テーマコード(参考) |
|------------------------------|---------|------|---------|------------|
| - | G 0 9 G | 3/20 | 6 2 4 M | |
| | G 0 9 G | 3/20 | 624P | |
| | G 0 9 G | 3/20 | 641E | |
| | G 0 9 G | 3/20 | 6 4 2 C | |
| | G 0 9 G | 3/20 | 6 4 2 D | |
| | G 0 9 G | 3/28 | J | |

(72)発明者 瀬尾 欣穂

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Fターム(参考) 50080 A405 BB05 CC03 DD05 DD09 DD26 DD27 EF29 FF12 CC12 H+02 H+04 H+05 JJ02 JJ03 JJ04 JJ06